This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PROGRAMMABLE READ ONLY MEMORY AND ITS WRITING METHOD

Patent Number:

JP61292295

Publication date:

1986-12-23

Inventor(s):

SUZUKI TETSUO

Applicant(s):

FUJITSU LTD

Requested Patent:

☐ JP61292295

Application

JP19850133836

Priority Number(s):

IPC Classification:

G11C17/00; G11C17/06

EC Classification:

Equivalents:

Abstract

PURPOSE:To prevent the breakdown of a diode or a transistor which constitutes a memory cell and a capacitor for a non-writing memory cell by performing a writing using three or more potentials. CONSTITUTION:A programmable read-only memory connects a memory cell which consists of a capacitor C connected in series and a diode D or a transistor Q between each word line WL and each bit line BL respectively. When the writing is performed with breaking down the capacitor C, assuming that a selecting word line impression voltage is set as VrS, a selecting bit line impression voltage as VcS, a non-selecting word line impression voltage as VrN, a non-selecting bit line impression voltage VcN, a writing threshold voltage which breaks down the capacitor as VWT and the breakdown voltage of the diode or the transistor as VB, the writing can be performed by the selection of each voltage so as to satisfy expressions (1)-(4). Assuming that VcN=VrS, the writing condition can be satisfied on three voltage levels.

Data supplied from the esp@cenet database - 12

ŋ 日本国特許庁(JP)

① 特許出額公開

四公開特許公報(A)

昭61-292295

@Int_Cl_4

識別記号

庁内整理番号

④公開 昭和61年(1986)12月23日

G 11 C 17/00

101.

6549-5B 6549-5B

審査請求 未請求 発明の数 2 (全6頁)

69発明の名称

プログラマブルリードオンリメモリおよびその書込方法

頭 昭60-133836 ②特

願 昭60(1985)6月19日 22出

73発 明者

川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地

富士通株式会社 の出 願

弁理士 松岡 宏四郎 の代 理 人

1. 発明の名称

プログラマブルリードオンリメモリ およびその容込方法

2. 特許請求の範囲

(1) 各ワード線(WL)と各ピット線(BL)間に、直列: 接続されたキャパンタ(C)とグイオード(D)もし くはトランジスタ(Q)とよりなるメモリセルをそ れぞれ接続してなるメモリセルアレイ(11)と、

抜メモリセルアレイに、つぎの関係式 選択ワード線(NL)に印加する電圧をVパス 選択ピット線(BL)に印加する電圧変义:n 非選択ワード線(VL)に印加する程圧をVrn、 非選択ピット級(BL)に印加する低圧をVen、 キャパシタ(C)を絶縁破壊する、毋込しきい値 電圧を V m T 、

ダィオード(D)もしくはトランジスク(O)の破 規電圧を V 。とすると、

Vw1 ≤ V 11 - V 11, · · · · · · · (i)

- V . < V . - V . N < V wt. . .

を満足する位圧レベルVrs、Vcs、Vru、Vcuを 与えるドライバ回路

とを含むことを特徴とするプログラマブルリー ドオンリメモリ。

(2) 各ワード線(NL)と各ピット線(BL)間に、直列 接続されたキャパシク(C)とダイオード(D)もし くはトランジスタ(Q)とよりなるメモリセルをそ れぞれ接続してなる読出専用メモリの所定のメモ リセルを選択して、該キャパシタ(C)を絶縁破壊 して書き込む際に、

選択ワード線(WL)に印加する電圧をV・・、 選択ピット線(BL)に印加する電圧をVest 非選択ワード級(ML)に印加する電圧をV・m、 非選択ビット線(BL)に印加する電圧をV゚ル、 キャパジク(C)を絶縁破壊する、群込しきい値 食圧をV+1、

グイオード(0)もしくはトランジスク(0)の破

現在圧をV。とすると、

 $V_{wt} \le V_{rs} - V_{cs}, \cdots \cdots (1)$ - $V_{s} < V_{rs} - V_{cH} < V_{wt}, \cdots (2)$

- V . < V . N < V MT. (3)

 $- V_B < V_{FH} - V_{CH} < V_{MT} + \cdots + (4)$

の関係式を満足して書込を行うことを特徴とする プログラマブルリードオンリメモリの書込方法。 」 (の) 前記の関係式において、

V . H = V . s.

が成立することを特徴とする特許請求の範囲第 2 項記数のプログラマブルリードオンリメモリの書 込方法。

3. 発明の詳細な説明

(位要)

BIC-PRON (Breakdown of Insulator for Conduction - Programable Read Only Memory) の書込時に、非書込メモリセルのキャパシタに高電圧が即加されて、これが絶縁破壊を起こすのを防止し、かつメモリセルを構成するダイオードもしくはト

ジスクの破壊を保護する 書込方法、書込回路の工 夫が必要となってくる。

(従来の技術と発明が解決しようとする問題点) BIC-PROMの構造は本出願人によって提案された 新規の構造のため、その事込方法も新規な方法が 必要となる。

従来のフューズROM のように、番込を単に高レベルと低レベルの組合せだけで行うのでは、メモリセルを構成するダイオードもしくはトランジスタを破壊し、非む込メモリセルのキャパンタの絶縁吸吸を変起こす場合が生するので、これらを防止する工夫が必要となる。

(問題点を解決するための手段)

上記問題点の解決は、各ワード級(ML)と各ピット級(BL)間に、直列接続されたキャパンク(C)とダイオード(D)もしくはトランジスタ(D)とよりなるメモリセルをそれぞれ接続してなるメモリセルアレイ(11)と、

ランジスタの破壊を防止する電源電圧レベルの組合せを考慮したBIC PRONおよびその事込方法を提案する。

(産業上の利用分野)

本発明はメモリセルを構成するダイオードもしくはトランジスクと、非書込メモリセルのキャパシタの破壊を防止するBIC-PROMおよびその書込方法に関する。

BIC-PRONはメモリセルを構成するキャパシタに高電圧を印加して絶縁破壊を起こさせて薬過状態にすることにより書込を行うPRONで、書込時間が数μsec と短かく、書込後もダイオードもしくはトランジスタにより論理を構成することができるため、各種情報微器に用いられることが予想される。

しかしながらBIC-PRONを実用化するためには、 非審込メモリセルのキャパンクに高電圧が印加されて、これが絶縁破壊を起こすのを防止し、かつ メモリセルを構成するダイオードもしくはトラン

该メモリセルアレイにつぎの関係式、 選択ワード線(ML)に印加する電圧をVes、 選択ピット線(BL)に印加する電圧をVes、 非選択ワード線(ML)に印加する電圧をVes、 非選択ピット線(BL)に印加する電圧をVes、 キャパシタ(C)を絶縁破壊する、書込し合い値 電圧をVes、

ダイオード(D)もしくはトランジスタ(D)の破 壊電圧を V。とすると、

 $V_{WT} \leq V_{PS} - V_{CS}$, · · · · · (1)

- V $_{\text{B}}$ < V $_{\text{FB}}$ - V $_{\text{CN}}$ < V $_{\text{WT}}$ \cdot · · · (2)

- V $_{\bullet}$ < V $_{r}$ $_{r}$ < V $_{w\tau}$ $_{r}$ $_{r}$

を満足する質圧レベルVrs、Vcs、Vrn、Vcnを 与えるドライバ回路

とを含む本発明によるプログラマブルリードオ ンリメモリおよび

各ワード級(ML)と各ピット級(BL)間に、直列接 続されたキャパシク(C)とダイオード(D)もしく はトランジスク(Q)とよりなるメモリセルをそれ ぞれ接続してなる読出専用ノモリの所定のメモリ セルを選択して、数キャパシタ(C)を絶縁破壊し て書き込む際に、

選択ワード線(NL)に印加する電圧をV・・、 選択ビット線(BL)に印加する電圧をV・・、 非選択ワード線(NL)に印加する電圧をV・・、 非選択ビット線(BL)に印加する電圧をV・・、 キャパンク(C)を絶縁破壊する、容込しきい値 質圧をV・・・

ダイオード(D)もしくはトランジスタ(G)の破 壊電圧をV。とすると、

 $V_{wt} \leq V_{rs} - V_{cs}$, · · · · · · (1)

 $- V_{1} < V_{13} - V_{CH} < V_{W1}, \cdot \cdot \cdot (2)$

- V , < V cx < V wt. (3)

前記の関係式において、

V . . - V . s.

方法により達成される。

とすれば、3つの電圧レベルで書込条件を満足で

選択セルでは、 Vu ≥ Vuri

非選択セルでは、 - V , < V u < V u r . であることが必要となる。

選択ロウ線の貸圧をVrs、

選択コラム線の電圧をVes、

非選択ロウ線の電圧をVェ×、

非進択コラム線の電圧をVex

とずると、

(1) 選択セルでは、

V » τ ≤ V » τ − V « s , · · · · · · · · · (i) になるように、 V » s 、 V « s を選ぶことにより、 書 … 込を可能とし、

- (2) 非選択セルでは、
 - (2-1) 選択ロウ線上の非選択セルにおいては、

V . m > 0 にして、

- V . < V . . - V . N < V wt. . . . (2)

- (2-2) 選択コラム線上の非選択セルにおいては、
- (2-3) 非選択ロウ級上の非選択セルにおいては、
 - V . < V . V . + < V (4)

ě۵.

(作用)

第1図(1)と(2)(3)はそれぞれ木発明の原理を説明 するBIC-PROMのメモリセルアレイのプロック図と メモリセルの等価回路図である。

第:図(2)のメモリセルはグイオードO とキャパシタC を直列に接続してなる例を示し、

第1図(3)のメモリセルはトランジスクC とキャパンタC を接続してなる例を示す。

図において、ロウ(row) 0 、ロウ 1はワード級HL、コラム(column) 0、コラム 1、コラム 2 はヒット級BLを構成し、(00)、(01)、(02)、(10)、(11)、(12)はそれぞれのワード線とビット線間に接続されたメモリセル、0 はダイオード、C はキャパンクである。

いま、メモリセル(00)を選択して、これに普込を行う場合を考える。

普込時にメモリセルに印加される程圧を V 。、 ダイオード□ の逆耐圧を V 。とすると、

になるように、 V・・・、 V・・・、 V・・・・ V・・・を選ぶことにより、 ダイオード D を破壊しないで、 かつキャパンクC は絶縁破壊を起こさない。 従って登込は行われない。

以上のように4つの電圧を未知数とする、上記4つの式を満足するように各電圧を選ぶことにより貫込を行うことができる。

前記の関係式において、

V .. - V . . .

とすれば、3つの電圧レベルで書込条件を講足で きる。

(实施例)

第1図(4)は本発明によるBIC-PROMの構成を示す ブロック図である。

図において、11はBIC-PROMのセルアレイである。 周辺回路はロウデコーダ12、コラムデコーダ13、 統出/書込(R/H) アンプ14、アドレスレジスタ15 よりなる。

ロカデコーダ12、コラムデコーダ13、(R/H)ア

ンプ14は木発明のドライバ回路を含む周辺回路である。

アドレスレジスタ15はバス16よりアドレス信号 を受けて、プログラムコントロールを行い、その 出力をロウデコーグ13とコラムデコーダ14へ送る。

(R/H)アンプ14はセルアレイ11のコラム級に接続され、バス16との間でデータの投受を行う。

第2図はBIC-PRONを用いたマイクロコントロー ラの構成を示すプロック図である。

図において、21はROM で、ここではBIC-PROMを 用いる。

22は中央処理装置(CPU) 、23はランダムアクセスメモリ(NAM) 、24は入出力装置(1/0) 、25はバスである。

第3図は本発明を説明するBIC-PROMのメモリセルの構造を示す断面図である。

図のメモリセルは第1図四のダイオードとキャパシタを直列に接続してなる例を示す。

図において、1は半導体基板で珪素(Si)蒸板、 2はn型Si層、3はp型Si層、4は素子分割層で 二酸化珪素(SiO₂)層、5 は高濃度にドープされた 多結晶珪素 (ポリSi) 層、6 はキャパシタの誘電 体層でSiO₂層、7 は配線層兼キャパシクの電極で アルミニウム(AI)層である。

n型Si 暦 2 と p型Si 暦 3 で構成されるダイオードと、ポリSi 暦 5 とSi 0. 暦 6 とAi 暦 7 で構成されるキャバンタとが直列に接続して素子分離暦 4 内に形成される。

いま、このような精道を有するメモリセルに書き込む場合について述べる。

 $Si0_1$ 層 6 を例えば200人程度に薄く形成し、キャパシタの阿電極(ポリSi層 5 とAi 層 7)間に例えば $V_{M7}=14V$ を印加し、 $Si0_2$ 層 6 を絶縁破壊して書き込み、プログラムする。

プログラム後にワード線とピット線間に接続されるグイオードの逆耐圧は比較的低く、例えば V。=8Vとする。

まず、Ves=0Vとすると、

· (1)式より、 14≤ V...

つぎに、Vょっ 15V とおくと、

(2)式より、 1 < V:n < 23.

(3)式より、 -8 < V・n < 14.

(4)式より、 -B < V ru - V ru < 14.

となり、これらの条件を満足するV・NとV・Nを選択することにより番込を行う。

さらに、 V ex = V r s = 15V とおくと、

(4)式より、 7 < V r m < 29.

となり、例えば V . . = 8 V とすると、この質圧レベルと、 V . . = V . . = 15 V と、 V . . = 0 V との 3 つの質圧レベルがあれば、上記の条件を満足することができる。

以上の方法をとることにより、BIC-PROMに対するお込を行うことができる。

第4回(1)、および(2)は3つ以上の電位を制御するロウ、およびコラムドライバの一例を示す回路 図である。

図において、Q,~Q,; はMIS トランジスタで、 奇数者のQ,、Q,、Q,、Q,、Q,, ははpチャネ ル型で太線の記号で殺し、その他はnチャネル型 である。 電波は15、8、5 V の3 植類の電圧レベルを用い、それぞれ図示の記号で区別した。

各ドライバを制御する入力信号は、バスからのアドレスをデコードした信号とデータ信号とより得られる。

第4図(1)はロウドライバで、0,と0,、0,と0.、0,と0.、0,と0.、

 お込時はR/M 信号は低レベル。0°で、従って n チャネルの0。はオフ、n チャネルの0。は入力に 高レベル。1°が入るためオン、p チャネルの0, は入力に低レベル。0°が入るためオンとなる。

このような状態においては、0.2と0.で構成されるインパータは、デコータ出力より入るインパータの入力信号の 0°、 1°に応じて、その出力(ロウ線に接続される)は15V、8Vとなり、 電圧の切り換えができる。

G. とG. 、G. とG. 。 で構成されるインバータは通常レベルの5 γ より15γ に振幅の変換を行う。

統出時は、R/H 信号は高レベル 1 ° で、 n チ + ネルのQ。はオン、 p チャネルのQっはオフで、 p

特開昭61-292295(5)

チャネルのC,はゲート・ソース間を短絡して負荷 トランジスタとなり、C,とC.で構成されるインパ ータは通常の5 V レベルの動作を行う。

第4図(2)はコラムドライバで、Q.,, とQ., で構成されるCNOSインバークの版幅変換回路である。

デコータ出力より入るインバータの入力信号の *0 *、*1 *に応じて、その出力(ロウ線に接 統される)は15V 、0 V となり、電圧の切り換え ができる。

(発明の効果)

以上詳細に説明したように本発明によれば、3個以上の電位を使うことにより、メモリセルを構成するダイオードもしくはトランジスタを破壊しないで、かつ非番込メモリセルのキャパンタの絶縁破壊をを起こすことのないBIC-PROMが得られ、かつその番込を行うことができる。

4. 図面の簡単な説明

第 1 図(1)と(2)(3)はそれぞれ本発明の原理を説明

よりなるピット線、

(00) (01) (02) (10) (11) (12)

はメモリセル、

- 0 はダイオード、
- Q はトランジスタ、
- C はキャパシタ、
- 1 は半導体基板でSi 落板、
- 2 はn型Si層、
- 3 は p 型Si層、
- 4 は素子分離層でSiOa層、
- 5は高温度にドープされたポリSi層。
- 6 はキャパシタの誘電体層でSiO:層、
- 7 は配線層兼キャパシタの電極でAI層

である.

代理人 弁理士 松岡宏四郎



するBIC-PROMのメモリセルアレイのプロック図と メモリセルの等価回路図、

第1図(4)は本発明によるBIC-PROMの構成を示す プロック図、

第2図はBIC-PRONを用いたマイクロコントロー うの構成を示すプロック図、

第3図は本発明を説明するBIC-PROMのメモリセルの構造を示す断面図である。

第4図(I)、および(2)は3つ以上の低位を制御するロウ、およびコラムドライバの一例を示す回路図である。

図において、

11はBIC-PROMのセルアレイ、

12はロウデコーダ、

13はコラムデコーダ、


14は R/Wアンプ、


15はアドレスレジスタ、

16はパス、

WLはロウ O、ロウ 1よりなるワード線、


8Lはコラム O、コラム 1、コラム 2







中で明1数明するBIC-PROMのメモリセルアレイ(1)とメモリセルの子面目路(2)、(3) 字 1 日


-611-







本定明を説明するメモリセルの計画図 年 3 図



-612-